# **BEST AVAILABLE COPY**

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-060089

(43)Date of publication of application: 28.02.2003

(51)Int.CI.

H01L 21/8244 H01L 21/3205 H01L 27/11

(21)Application number : 2001-247303

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

16.08.2001


(72)Inventor: ARAI KOJI

### (54) SEMICONDUCTOR MEMORY

### (57)Abstract:

PROBLEM TO BE SOLVED: To solve the problems of manufacture process increase, a long manufacture work term and a manufacture cost increase, etc. due to wiring layers increase as it is required to wire second metal wiring a2 and b2 to a layer different from first metal wiring a1 and b1, etc., though the integration of an SRAM can be improved.

SOLUTION: A P well region is divided, NMOS transistors N1 and N3 are formed in a first P well region, and NMOS transistors N2 and N4 are formed in a second P well region. Or, an N well region is divided, a PMOS transistor P1 is formed in a first N well region, and a PMOS transistor P2 is formed in a second N well region.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-60089

(P2003-60089A)

(43)公開日 平成15年2月28日(2003.2.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

HO1L 21/8244 21/3205

21/3205 27/11 H01L 27/10

381 5F033

21/88

Z 5F083

審査請求 未請求 請求項の数16 OL (全 11 頁)

(21)出願番号

特願2001-247303(P2001-247303)

(22)出巓日

平成13年8月16日(2001.8.16)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 新居 浩二

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100066474

弁理士 田澤 博昭 (外1名)

Fターム(参考) 5F033 HH04 UU04 VV16 XX03 XX23

XX33

5F083 BS27 BS46 GA09 GA28 GA30


JA32 LA01 LA02

# (54) 【発明の名称】 半導体記憶装置

# (57)【要約】

【課題】 SRAMの集積度を高めることができるが、第2金属配線 a 2, b 2を第1金属配線 a 1, b 1等と別の層に配線する必要がある。そのため配線層が増加するので、製造工程が増加して、製造工期の長期化や製造コスト高が発生するなどの課題があった。

【解決手段】 Pウエル領域を分割して、NMOSトランジスタN1, N3を第1のPウエル領域に形成し、NMOSトランジスタN2, N4を第2のPウエル領域に形成する。あるいは、Nウエル領域を分割して、PMOSトランジスタP1を第1のNウエル領域に形成し、PMOSトランジスタP2を第2のNウエル領域に形成する。



【特許請求の範囲】

【請求項1】 第1のPMOSトランジスタと第1のN MOSトランジスタから構成された第1のインバータ と、第2のPMOSトランジスタと第2のNMOSトラ ンジスタから構成されるとともに、入力端子が上記第1 のインバータの出力端子と接続され、かつ、出力端子が 上記第1のインバータの入力端子と接続された第2のイ ンバータと、上記第1のインバータの出力端子と接続さ れた第3のNMOSトランジスタと、上記第2のインバ ータの出力端子と接続された第4のNMOSトランジス タとを備えた半導体記憶装置において、上記第1及び第 2のPMOSトランジスタをNウエル領域に形成すると ともに、上記第1及び第3のNMOSトランジスタを第 1のPウエル領域に形成し、かつ、上記第2及び第4の NMOSトランジスタを第2のPウエル領域に形成する 一方、上記第3のNMOSトランジスタに第1のワード 線を配線し、上記第4のNMOSトランジスタに第2の ワード線を配線することを特徴とする半導体記憶装置。

【請求項2】 ソースとドレインが第1及び第2のワード線と直交する方向に一列に並ぶように、第1及び第2のPMOSトランジスタを形成することを特徴とする請求項1記載の半導体記憶装置。

【請求項3】 第1及び第2のPMOSトランジスタのソースをNウエル領域に形成されているP+拡散領域の電源電位に接続することを特徴とする請求項1記載の半導体記憶装置。

【請求項4】 ソースとドレインが第1のワード線と直交する方向に一列に並ぶように、第1及び第3のNMO Sトランジスタを形成することを特徴とする請求項1記載の半導体記憶装置。

【請求項5】 ソースとドレインが第2のワード線と直交する方向に一列に並ぶように、第2及び第4のNMO Sトランジスタを形成することを特徴とする請求項1記載の半導体記憶装置。

【請求項6】 第1のPウエル領域と他のメモリセルを 構成する第2のPウエル領域が同一のPウエル領域を共 有化し、第2のPウエル領域と他のメモリセルを構成す る第1のPウエル領域が同一のPウエル領域を共有化す ることを特徴とする請求項1記載の半導体記憶装置。

【請求項7】 第1のNMOSトランジスタのソース と、他のメモリセルを構成する第2のNMOSトランジ スタのソースとをPウエル領域に形成されているN+拡 散領域のグランド電位に接続することを特徴とする請求 項6記載の半導体記憶装置。

【請求項8】 第1及び第2のPウエル領域とNウエル 領域を第1及び第2のワード線と直交する方向に短冊状 に形成することを特徴とする請求項1記載の半導体記憶 装置。

【請求項9】 第3のNMOSトランジスタに接続されるピット線と、第4のNMOSトランジスタに接続され 50

るビット線との間に電源線又はグランド線を配線することを特徴とする請求項1記載の半導体記憶装置。

【請求項10】 第1のNMOSトランジスタと第1の PMOSトランジスタから構成された第1のインバータ と、第2のNMOSトランジスタと第2のPMOSトラ ンジスタから構成されるとともに、入力端子が上記第1 のインバータの出力端子と接続され、かつ、出力端子が 上記第1のインバータの入力端子と接続された第2のイ ンバータと、上記第1のインバータの出力端子と接続さ れた第3のNMOSトランジスタと、上記第2のインバ ータの出力端子と接続された第4のNMOSトランジス タとを備えた半導体記憶装置において、上記第1から第 4のNMOSトランジスタをPウエル領域に形成すると ともに、上記第1のPMOSトランジスタを第1のNウ エル領域に形成し、かつ、上記第2のPMOSトランジ スタを第2のNウエル領域に形成する一方、上配第3の NMOSトランジスタに第1のワード線を配線し、上記 第4のNMOSトランジスタに第2のワード線を配線す ることを特徴とする半導体記憶装置。

【請求項11】 ソースとドレインが第1及び第2のワード線と直交する方向に一列に並ぶように、第1から第4のNMOSトランジスタを形成することを特徴とする請求項10記載の半導体記憶装置。

【請求項12】 第1及び第2のNMOSトランジスタのソースをPウエル領域に形成されているN+拡散領域のグランド電位に接続することを特徴とする請求項10記載の半導体記憶装置。

【請求項13】 第1のNウエル領域と他のメモリセルを構成する第2のNウエル領域が同一のNウエル領域を 30 共有化し、第2のNウエル領域と他のメモリセルを構成する第1のNウエル領域が同一のNウエル領域を共有化することを特徴とする請求項10記載の半導体記憶装置。

【請求項14】 第1のPMOSトランジスタのソースと、他のメモリセルを構成する第2のPMOSトランジスタのソースとをNウエル領域に形成されているP+拡散領域の電源電位に接続することを特徴とする請求項13記載の半導体記憶装置。

【請求項15】 第1及び第2のNウエル領域とPウエ 40 ル領域を第1及び第2のワード線と直交する方向に短冊 状に形成することを特徴とする請求項10記載の半導体 記憶装置。

【請求項16】 第3のNMOSトランジスタに接続されるビット線と、第4のNMOSトランジスタに接続されるビット線との間に電源線又はグランド線を配線することを特徴とする請求項10記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、CMOSスタティックRAMのメモリセルを構成する半導体記憶装置に

20

関するものである。

#### [0002]

【従来の技術】図9は従来の半導体記憶装置を示すレイアウト構成図であり、図において、1は1ビットのSRAM、N1、N2、N3、N4はPウエル領域に形成されたNMOSトランジスタ、P1、P2はNウエル領域に形成されたPMOSトランジスタである。なお、NMOSトランジスタN1とPMOSトランジスタP1から第1のインバータが構成され、NMOSトランジスタN2とPMOSトランジスタP2から第2のインバータが 10 構成されている。

3

【0003】a1はNMOSトランジスタN1のドレインとPMOSトランジスタP1のドレインを接続する第1金属配線、a2は第1のインバータの出力端子と第2のインバータの入力端子を接続する第2金属配線であり、第1金属配線a1及び第2金属配線a2から記憶ノードを構成する。b1はNMOSトランジスタN2のドレインとPMOSトランジスタP2のドレインを接続する第1金属配線、b2は第2のインバータの出力端子と第1のインバータの入力端子を接続する第2金属配線であり、第1金属配線b1及び第2金属配線b2から記憶ノードを構成する。

【0004】Cは拡散コンタクトホール、GCはゲートコンタクトホール、VDDはNウエル領域に形成されているP+拡散領域の電源電位、GNDはPウエル領域に形成されているN+拡散領域のグランド電位、WL1はNMOSトランジスタN3のゲートに接続されているワード線、WL2はNMOSトランジスタN4のゲートに接続されているワード線、BL1はNMOSトランジスタN3のドレインに接続されているビット線、BL2は 30NMOSトランジスタN4のドレインに接続されているビット線である。

【0005】次に動作について説明する。図9のようにレイアウトした場合、図2のような回路構成のSRAMを構成することができる。図9のような半導体記憶装置を生成する場合、例えば、NMOSトランジスタN1、N2、N3、N4、PMOSトランジスタP1、P2、第1金属配線a1、b1、ワード線WL1、WL2については第1層目に形成する。そして、第2金属配線b1、b2については第2層目に形成し、ビット線BL1、BL2については第3層目に形成する。

### [0006]

【発明が解決しようとする課題】従来の半導体記憶装置は以上のように構成されているので、SRAMの集積度を高めることができるが、第2金属配線 a 2, b 2を第1金属配線 a 1, b 1等と別の層に配線する必要がある。そのため配線層が増加するので、製造工程が増加して、製造工期の長期化や製造コスト高が発生するなどの課題があった。

【0007】なお、上記従来例の他に、Pウエル領域を

分割することにより、第2金属配線 a 2, b 2を第1金属配線 a 1, b 1等と同一の層に配線する技術が特開 2 0 0 1 - 2 8 4 0 1 号公報に開示されているが、この例の場合、1本のワード線を共有化しているので、当該ワード線を別の層に配線しなければならない。

【0008】この発明は上記のような課題を解決するためになされたもので、少ない配線層で高集積化を図ることができる半導体記憶装置を得ることを目的とする。 【0009】

【課題を解決するための手段】この発明に係る半導体記憶装置は、第1及び第2のPMOSトランジスタをNウエル領域に形成するとともに、第1及び第3のNMOSトランジスタを第1のPウエル領域に形成し、かつ、第2及び第4のNMOSトランジスタを第2のPウエル領域に形成する一方、第3のNMOSトランジスタに第1のワード線を配線し、第4のNMOSトランジスタに第2のワード線を配線するようにしたものである。

【0010】この発明に係る半導体記憶装置は、ソースとドレインが第1及び第2のワード線と直交する方向に一列に並ぶように、第1及び第2のPMOSトランジスタを形成するようにしたものである。

【0011】この発明に係る半導体記憶装置は、第1及 び第2のPMOSトランジスタのソースをNウエル領域 に形成されているP+拡散領域の電源電位に接続するよ うにしたものである。

【0012】この発明に係る半導体記憶装置は、ソースとドレインが第1のワード線と直交する方向に一列に並ぶように、第1及び第3のNMOSトランジスタを形成するようにしたものである。

0 【0013】この発明に係る半導体記憶装置は、ソース とドレインが第2のワード線と直交する方向に一列に並 ぶように、第2及び第4のNMOSトランジスタを形成 するようにしたものである。

【0014】この発明に係る半導体記憶装置は、第1の Pウエル領域と他のメモリセルを構成する第2のPウエ ル領域が同一のPウエル領域を共有化し、第2のPウエ ル領域と他のメモリセルを構成する第1のPウエル領域 が同一のPウエル領域を共有化するようにしたものであ る。

40 【0015】この発明に係る半導体記憶装置は、第1の NMOSトランジスタのソースと、他のメモリセルを構成する第2のNMOSトランジスタのソースとをPウエル領域に形成されているN+拡散領域のグランド電位に接続するようにしたものである。

【0016】この発明に係る半導体記憶装置は、第1及び第2のPウエル領域とNウエル領域を第1及び第2のワード線と直交する方向に短冊状に形成するようにしたものである。

【0017】この発明に係る半導体記憶装置は、第3の NMOSトランジスタに接続されるビット線と、第4の

20

NMOSトランジスタに接続されるビット線との間に電 源線又はグランド線を配線するようにしたものである。

【0018】この発明に係る半導体記憶装置は、第1か ら第4のNMOSトランジスタをPウエル領域に形成す るとともに、第1のPMOSトランジスタを第1のNウ エル領域に形成し、かつ、第2のPMOSトランジスタ を第2のNウエル領域に形成する一方、第3のNMOS トランジスタに第1のワード線を配線し、第4のNMO Sトランジスタに第2のワード線を配線するようにした ものである。

【0019】この発明に係る半導体記憶装置は、ソース とドレインが第1及び第2のワード線と直交する方向に 一列に並ぶように、第1から第4のNMOSトランジス タを形成するようにしたものである。

【0020】この発明に係る半導体記憶装置は、第1及 び第2のNMOSトランジスタのソースをPウエル領域 に形成されているN+拡散領域のグランド電位に接続す るようにしたものである。

【0021】この発明に係る半導体記憶装置は、第1の Nウエル領域と他のメモリセルを構成する第2のNウエ ル領域が同一のNウエル領域を共有化し、第2のNウエ ル領域と他のメモリセルを構成する第1のNウエル領域 が同一のNウエル領域を共有化するようにしたものであ

【0022】この発明に係る半導体記憶装置は、第1の PMOSトランジスタのソースと、他のメモリセルを構 成する第2のPMOSトランジスタのソースとをNウエ ル領域に形成されているP+拡散領域の電源電位に接続 するようにしたものである。

【0023】この発明に係る半導体記憶装置は、第1及 び第2のNウエル領域とPウエル領域を第1及び第2の ワード線と直交する方向に短冊状に形成するようにした ものである。

【0024】この発明に係る半導体記憶装置は、第3の NMOSトランジスタに接続されるビット線と、第4の NMOSトランジスタに接続されるビット線との間に電 源線又はグランド線を配線するようにしたものである。 [0025]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態 1. 図 1 はこの発明の実施の形態 1 による半 導体記憶装置を示すレイアウト構成図であり、図2は図 1の半導体記憶装置を示す回路図である。図において、 1は1ビットのSRAM、N1は第1のPウエル領域に 形成されたNMOSトランジスタ(第1のNMOSトラ ンジスタ)、N2は第2のPウエル領域に形成されたN MOSトランジスタ(第2のNMOSトランジスタ)、 N3は第1のPウエル領域に形成されたNMOSトラン ジスタ(第3のNMOSトランジスタ)、N4は第2の Pウエル領域に形成されたNMOSトランジスタ (第4

のNMOSトランジスタ)、P1はNウエル領域に形成 されたPMOSトランジスタ (第1のPMOSトランジ スタ)、P2はNウエル領域に形成されたPMOSトラ ンジスタ(第2のPMOSトランジスタ)である。な お、NMOSトランジスタN1とPMOSトランジスタ P1から第1のインバータが構成され、NMOSトラン

ジスタN2とPMOSトランジスタP2から第2のイン バータが構成されている。 【0026】a1はNMOSトランジスタN1のドレイ

10 ンとPMOSトランジスタP1のドレインを接続する第 1金属配線、a 3は第1のインバータの出力端子と第2 のインバータの入力端子を接続する第1金属配線であ り、第1金属配線 a 1, a 3 から記憶ノードを構成す る。blはNMOSトランジスタN2のドレインとPM OSトランジスタP2のドレインを接続する第1金属配 線、b3は第2のインバータの出力端子と第1のインバ ータの入力端子を接続する第1金属配線であり、第1金

属配線 b 1, b 3 から記憶ノードを構成する。

【0027】Cは拡散コンタクトホール、GCはゲート コンタクトホール、VDDはNウエル領域に形成されて いるP+拡散領域の電源電位、GNDはPウエル領域に 形成されているN+拡散領域のグランド電位、WL1は NMOSトランジスタN3のゲートに接続されているワ ード線(第1のワード線)、WL2はNMOSトランジ スタN4のゲートに接続されているワード線(第2のワ ード線)、BL1はNMOSトランジスタN3のドレイ ンに接続されているビット線、BL2はNMOSトラン ジスタN4のドレインに接続されているビット線、PL 1はPMOSトランジスタP1のゲートとNMOSトラ ンジスタN1のゲートを接続するポリシリコン配線、P 30 L2はPMOSトランジスタP2のゲートとNMOSト ランジスタN2のゲートを接続するポリシリコン配線、 PL3はワード線WL1を構成するポリシリコン配線、 PL4はワード線WL2を構成するポリシリコン配線で ある。

【0028】次に動作について説明する。図1において は、ウエルから第1金属配線までのレイアを示してお り、1つのN型のウエル領域と、2つのP型のウエル領 域を形成している。なお、第1及び第2のPウエル領域 とNウエル領域はワード線WL1, WL2と直交する方 向に短冊状に形成している。PMOSトランジスタP 1, P2は、1つのNウエル領域内に形成する一方、N MOSトランジスタN1, N3は、第1のPウエル領域 内に形成し、NMOSトランジスタN2, N4は、第2 のPウエル領域内に形成する。

【0029】図中、拡散層とポリシリコン層の重なりの 部分がトランジスタになる。 PMOSトランジスタP1 のゲートとNMOSトランジスタN1のゲートは、ポリ シリコン配線 P L 1 を介して互いに接続され、また、記 憶ノードを構成する第1金属配線b3と接続されてい

50

40

る。同様に、PMOSトランジスタP2のゲートとNM OSトランジスタN2のゲートは、ポリシリコン配線P L2を介して互いに接続され、また、記憶ノードを構成 する第1金属配線 a 3と接続されている。

【0030】Nウエル領域内にはP型不純物を注入して P+拡散領域を形成し、Pウエル領域内にはN型不純物 を注入してN+拡散領域を形成する。各々の拡散領域に は、少なくとも1個以上の拡散コンタクトホールCを形 成し、その拡散コンタクトホールCを介して拡散領域と 第1金属配線 a 1, a 3, b 1, b 3を接続する。第1 のPウエル領域の中央部にあるN+拡散領域と、Nウエ ル領域の上部にあるP+拡散領域は、拡散コンタクトホ ールCと第1金属配線 a 1によって低インピーダンスで 電気的に接続され、更に第1金属配線 a 3とゲートコン タクトホールGCによってポリシリコン配線PL2と低 インピーダンスで電気的に接続される。この部分は、S RAM1の一方の記憶ノード(第1金属配線a1, a 3) を構成する。

【0031】また、第2のPウエル領域の中央部にある N+拡散領域と、Nウエル領域の下部にあるP+拡散領 20 域は、拡散コンタクトホールCと第1金属配線 b 1によ って低インピーダンスで電気的に接続され、更に第1金 属配線b3とゲートコンタクトホールGCによってポリ シリコン配線 P L 1 と低インピーダンスで電気的に接続 される。この部分は、SRAM1の他方の記憶ノード (第1金属配線b1, b3)を構成する。

【0032】Nウエル領域の中央部にあるP+拡散領域 は、拡散コンタクトホールC等を介して第2金属配線で 配線されたVDD電位に接続される。なお、図1におい ては、分かり易くするため第1金属配線~第2金属配線 までを省略している。図2の回路図においては、PMO SトランジスタP1, P2のソースに対応する部分であ る。また、第1のPウエル領域の下部にあるN+拡散領 域と、第2のPウエル領域の上部にあるN+拡散領域 は、各々拡散コンタクトホールC等を介して第2金属配 線で配線されたGND電位に接続される。なお、図1に おいては、分かり易くするため第1金属配線~第2金属 配線までを省略している。図2の回路図においては、N MOSトランジスタN1, N2のソースに対応する。

【0033】第1のPウエル領域の上部にあるN+拡散 40 領域と、第2のPウエル領域の下部にあるN+拡散領域 は、各々拡散コンタクトホールC等を介して第2金属配 線で配線されたビット線BL1,BL2に各々接続され る。ポリシリコン配線PL3, PL4は、水平方向に延 伸して配線され、ワード線WL1、WL2を構成してい

【0034】以上で明らかなように、この実施の形態1 によれば、NMOSトランジスタN1, N3を第1のP ウエル領域内に形成し、NMOSトランジスタN2、N 4を第2のPウエル領域内に形成することにより、各々 50 ウエル領域を分割して、NMOSトランジスタN1, N

の記憶ノードを相互に接続する第1金属配線 a 3, b 3 が重なることなく効率良く配線することができる。した がって、第1金属配線 a 3, b 3を第1金属配線 a 1, b1と同一の配線層に配線することができるため、半導 体記憶装置の配線層を減らすことができる。また、ポリ シリコン配線 PL1、PL2、PL3、PL4の向きが 同一方向になるので、ゲート寸法の制御が容易になるば かりでなく、無駄な領域がなくなり、面積の縮減を図る ことができる。

【0035】なお、図1より明らかであるが、ソースと ドレインがワード線WL1, WL2と直交する方向に一 列に並ぶように、PMOSトランジスタP1, P2を形 成する。また、ソースとドレインがワード線WL1と直 交する方向に一列に並ぶように、NMOSトランジスタ N1、N3を形成する。さらに、ソースとドレインがワ ード線WL2と直交する方向に一列に並ぶように、NM OSトランジスタN2, N4を形成する。これにより、 Pウエル領域やNウエル領域の幅を狭くすることができ る効果を奏する。

【0036】実施の形態2.上記実施の形態1では、半 導体記憶装置が1ビットのSRAMであるものについて 示したが、複数のビットのSRAMである場合には、図 3に示すようなレイアウト構成を行うようにする。な お、図4は図3の半導体記憶装置を示す回路図である。 【0037】この実施の形態2では、メモリセルm0の NMOSトランジスタN1のソースが接続されているN +拡散領域 (図1では、第1のPウエル領域の下部にあ るN+拡散領域に相当する)に対して、メモリセルm1 のNMOSトランジスタN2のソースを接続することに より、当該N+拡散領域の共有化を図るようにする。同 様に、メモリセルmOのNMOSトランジスタN2のソ ースが接続されているN+拡散領域(図1では、第2の Pウエル領域の上部にあるN+拡散領域に相当する) に 対して、メモリセルm2のNMOSトランジスタN1の ·ソースを接続することにより、当該N+拡散領域の共有 化を図るようにする。

【0038】このようなレイアウト構成にする場合、複 数のメモリセルをジグソーパズルのように嵌め込むこと ができるので、無駄な領域を省いて面積の縮小を図るこ とができる効果を奏する。

【0039】なお、各メモリセルにおけるNMOSトラ ンジスタN3、N4のドレインに接続されるピット線B L1, BL2は、図3に示すように、第2層目におい て、互いに隣接することなく、電源線またはグランド線 が間に入るように配線する。これにより、ビット線間が VDD電位またはGND電位によりシールドされるの で、クロストークなどによるビット線間の干渉を抑制す ることができる効果を奏する。

【0040】実施の形態3.上記実施の形態1では、P

配線するように構成したので、少ない配線層で高集積化 を図ることができる効果がある。

10

3を第1のPウエル領域に形成し、NMOSトランジスタN2,N4を第2のPウエル領域に形成するものについて示したが、図5及び図6に示すように、Nウエル領域を分割して、PMOSトランジスタP1を第1のNウエル領域に形成し、PMOSトランジスタP2を第2のNウエル領域に形成するようにしてもよく、上記実施の形態1と同様の効果を奏する。

【0047】この発明によれば、ソースとドレインが第1及び第2のワード線と直交する方向に一列に並ぶように、第1及び第2のPMOSトランジスタを形成するように構成したので、Nウエル領域の幅を狭くすることができる効果がある。

【0041】その他の部分は、上記実施の形態1における記載から類推できるため詳細な説明は省略するが、NMOSトランジスタN1,N2,N3,N4については 10Pウエル領域に形成する。その際、ソースとドレインがワード線WL1,WL2と直交する方向に一列に並ぶように、NMOSトランジスタN1,N2,N3,N4を形成する。なお、NMOSトランジスタN1,N2のソースは、Pウエル領域に形成されているN+拡散領域のグランド電位に接続する。

【0048】この発明によれば、第1及び第2のPMO SトランジスタのソースをNウエル領域に形成されているP+拡散領域の電源電位に接続するように構成したので、無駄な領域を省いて面積の縮小を図ることができる効果がある。

【0042】実施の形態4.上記実施の形態3では、半 導体記憶装置が1ビットのSRAMであるものについて 示したが、複数のビットのSRAMである場合には、図 7に示すようなレイアウト構成を行うようにする。な お、図8は図7の半導体記憶装置を示す回路図である。 【0049】この発明によれば、ソースとドレインが第 1のワード線と直交する方向に一列に並ぶように、第1 及び第3のNMOSトランジスタを形成するように構成 したので、Pウエル領域の幅を狭くすることができる効 果がある。

【0043】この実施の形態4では、メモリセルm0のPMOSトランジスタP1のソースが接続されているP+拡散領域に対して、メモリセルm1のPMOSトランジスタP2のソースを接続することにより、当該P+拡散領域の共有化を図るようにする。同様に、メモリセルm0のPMOSトランジスタP2のソースが接続されているP+拡散領域に対して、メモリセルm2のPMOSトランジスタP1のソースを接続することにより、当該P+拡散領域の共有化を図るようにする。

【0050】この発明によれば、ソースとドレインが第2のワード線と直交する方向に一列に並ぶように、第2及び第4のNMOSトランジスタを形成するように構成したので、Pウエル領域の幅を狭くすることができる効果がある。

【0044】このようなレイアウト構成にする場合、複数のメモリセルをジグソーパズルのように嵌め込むことができるので、無駄な領域を省いて面積の縮小を図ることができる効果を奏する。

【0051】この発明によれば、第1のPウエル領域と他のメモリセルを構成する第2のPウエル領域が同一のPウエル領域を共有化し、第2のPウエル領域と他のメモリセルを構成する第1のPウエル領域が同一のPウエル領域を共有化するように構成したので、無駄な領域を省いて面積の縮小を図ることができる効果がある。

【0045】なお、各メモリセルにおけるNMOSトランジスタN3、N4のドレインに接続されるビット線BL1、BL2は、図7に示すように、第2層目において、互いに隣接することなく、電源線またはグランド線が間に入るように配線する。これにより、ビット線間がVDD電位またはGND電位によりシールドされるので、クロストークなどによるビット線間の干渉を抑制することができる効果を奏する。

【0052】この発明によれば、第1のNMOSトランジスタのソースと、他のメモリセルを構成する第2のNMOSトランジスタのソースとをPウエル領域に形成されているN+拡散領域のグランド電位に接続するように構成したので、無駄な領域を省いて面積の縮小を図ることができる効果がある。

[004.6]

【0053】この発明によれば、第1及び第2のPウエル領域とNウエル領域を第1及び第2のワード線と直交する方向に短冊状に形成するように構成したので、無駄な領域を省いて面積の縮小を図ることができる効果がある

【発明の効果】以上のように、この発明によれば、第1 及び第2のPMOSトランジスタをNウエル領域に形成 するとともに、第1及び第3のNMOSトランジスタを 第1のPウエル領域に形成し、かつ、第2及び第4のN MOSトランジスタを第2のPウエル領域に形成する一 方、第3のNMOSトランジスタに第1のワード線を配 線し、第4のNMOSトランジスタに第2のワード線を 50

【0054】この発明によれば、第3のNMOSトランジスタに接続されるビット線と、第4のNMOSトランジスタに接続されるビット線との間に電源線又はグランド線を配線するように構成したので、クロストークなどによるビット線間の干渉を抑制することができる効果がある。

【0055】この発明によれば、第1から第4のNMO SトランジスタをPウエル領域に形成するとともに、第 1のPMOSトランジスタを第1のNウエル領域に形成 し、かつ、第2のPMOSトランジスタを第2のNウエ ル領域に形成する一方、第3のNMOSトランジスタに

40

11

第1のワード線を配線し、第4のNMOSトランジスタ に第2のワード線を配線するように構成したので、少な い配線層で高集積化を図ることができる効果がある。

【0056】この発明によれば、ソースとドレインが第1及び第2のワード線と直交する方向に一列に並ぶように、第1から第4のNMOSトランジスタを形成するように構成したので、Pウエル領域の幅を狭くすることができる効果がある。

【0057】この発明によれば、第1及び第2のNMO SトランジスタのソースをPウエル領域に形成されてい 10 るN+拡散領域のグランド電位に接続するように構成し たので、無駄な領域を省いて面積の縮小を図ることがで きる効果がある。

【0058】この発明によれば、第1のNウエル領域と他のメモリセルを構成する第2のNウエル領域が同一のNウエル領域を共有化し、第2のNウエル領域と他のメモリセルを構成する第1のNウエル領域が同一のNウエル領域を共有化するように構成したので、無駄な領域を省いて面積の縮小を図ることができる効果がある。

【0059】この発明によれば、第1のPMOSトランジスタのソースと、他のメモリセルを構成する第2のPMOSトランジスタのソースとをNウエル領域に形成されているP+拡散領域の電源電位に接続するように構成したので、無駄な領域を省いて面積の縮小を図ることができる効果がある。

【0060】この発明によれば、第1及び第2のNウエル領域とPウエル領域を第1及び第2のワード線と直交する方向に短冊状に形成するように構成したので、無駄な領域を省いて面積の縮小を図ることができる効果がある。

【0061】この発明によれば、第3のNMOSトランジスタに接続されるビット線と、第4のNMOSトランジスタに接続されるビット線との間に電源線又はグランド線を配線するように構成したので、クロストークなど

12 によるビット線間の干渉を抑制することができる効果が ある。

### 【図面の簡単な説明】

【図1】 この発明の実施の形態1による半導体記憶装置を示すレイアウト構成図である。

【図2】 図1の半導体記憶装置を示す回路図である。

【図3】 この発明の実施の形態2による半導体記憶装置を示すレイアウト構成図である。

【図4】 図3の半導体記憶装置を示す回路図である。

) 【図 5 】 この発明の実施の形態 3 による半導体記憶装 置を示すレイアウト構成図である。

【図6】 図5の半導体記憶装置を示す回路図である。

【図7】 この発明の実施の形態4による半導体記憶装置を示すレイアウト構成図である。

【図8】 図7の半導体記憶装置を示す回路図である。


【図9】 従来の半導体記憶装置を示すレイアウト構成 図である。

#### 【符号の説明】


1 1ピットのSRAM、al 第1金属配線、a3 第1金属配線、b1第1金属配線、b3 第1金属配 線、BL1 ビット線、BL2 ビット線、C拡散コン タクトホール、GC ゲートコンタクトホール、GND グランド電位、N1 NMOSトランジスタ (第1の NMOSトランジスタ)、N2 NMOSトランジスタ (第2のNMOSトランジスタ)、N3 NMOSトラ ンジスタ(第3のNMOSトランジスタ)、N4 NM OSトランジスタ(第4のNMOSトランジスタ)、P 1 PMOSトランジスタ(第1のPMOSトランジス タ)、P2 PMOSトランジスタ (第2のPMOSト ランジスタ)、PL1ポリシリコン配線、PL2 ポリ 30 シリコン配線、PL3 ポリシリコン配線、PL4 ポ リシリコン配線、VDD 電源電位、WL1 ワード線 (第1のワード線)、WL2 ワード線(第2のワード 線)。


【図4】

P-WELL N-WELL P-WELL N-WELL P-WELL P-WELL N-WELL P-WELL




【図1】







[図3]




【図5】




【図7】



【図8】



# 【図9】



拡散層

1222221 ポリシリコン層

□ンタクトホール

如20000 第1金属配線

図 第1ピアホール

第2金属配装